3D集成电路的结构和优势

以下文章来历于。Cadence。楷登。PCB。及封装资源。中心。，作者Cadence。

本文关键。

3D。 集成电路。从平面工艺开展而来，发明了具有多个特征层的多层。半导体。封装。

3D 集成电路首要在三个方面具有优势，分别是功耗、。信号。时序和混合信号集成。

3D 集成是异构集成的根底，将更多不同的功用整合到一个单一的封装中。

3D 集成电路的优势众所周知，因而现代。芯片。中也运用了 3D 结构，以供给现代高速核算设备所需的特征密度和互连密度。跟着越来越多的规划集成了广泛的功用，并需求一系列不同的特征，3D 集成将与异构集成逐步交融，将不同的芯片规划整合到一个单一的封装。本文将概述3D 集成电路的优势，以及它们筹办助力未来的先进设备完成异构集成。

1 3D 集成电路的结构。

在。 VLSI。规划中，3D 集成电路的一般结构相对简略，如下图所示。在这种类型的体系中，集成电路是经过将特征层堆叠在一起而构成的。经过笔直堆叠单个裸片/晶圆层，在两个电路之间传递电信号所需的衔接长度就会缩短。这种更短的互连造就了 3D 集成电路的优势。

3D 集成电路的结构；图片来历：ARM。

2 3D 集成电路的四大优势。

功耗更低。

自 20 世纪 90 时代末以来，为了安息功耗，规划人员开端缩小封装尺度，选用新颖的互连规划。在某种程度上，在集成电路中缩小封装尺度的仅有办法是以 3D 办法堆叠规划。

缩短互连长度能够安息功耗，因为互连长度上的直流。电阻。损耗较低。这一点十分重要，因为规划现已扩展到更小的技能节点，需求更薄的互连和更大的直流电阻。

信号转化更快。

因为在这些规划中运用了较短的互连，笔直互连的总电容比水平互连的要小。这意味着互连中的信号将具有较低的 RC 时间常数，能够在接通和断开状况之间进行更快的转化。

此外，因为总的寄生。电容。较低，互连上的信号推迟也较低，保证了开关从输入到输出的传播速度。得益于这些要素，数字信号。的串行数据速率更快。

模仿。和。数字集成。

3D 集成能够将模仿和。数字电路。块集成到同一个封装中，减少了信号完好性问题，并且不会大幅度增加封装尺度。在这些封装中，数字和模仿模块能够经过平面摆放的办法互相分隔。

虽然如此，在不过度增加封装尺度的情况下，依然能够在笔直方向上为每个模块增加更多的功用。经过将模块阻隔到各自的区域内，更简单操控串扰和噪声。耦合。，在规划中不会发生严重的信号问题。

节约空间。

最终，因为封装尺度更小，最显着的优势是能够节约空间。笔直堆叠的 3D 集成电路能够做到十分薄，与将电路模块涣散在半导体裸片的宽广空间内比较，3D 集成颇具优势。

因而，更多的元件和功用能够整合在一块 PCB 上，完成密度更高的规划和高档封装。

虽然这些封装很有用，在信号完好性方面也有优势，但仍需求运用。仿真。东西来保证规划按预期运转。在电路层面，经过 SP。IC。E 仿真来评价可靠性，并经过场求解器运用来进行物理布局和封装层面的仿真。先进的封装应选用多物理场剖析办法，以评价热可靠性。集成电路规划师最好能在原型规划前发现封装问题，并尽早优化规划。

3 异构集成的未来开展。

2019 年，三家 IEEE 协会（。电子。封装协会、光子学会和电子器材协会）一起发布了异构集成路线图 (He。te。rogeneous Integra。ti。on Ro。ad。map，即HIR) 。该路线图规则了异构集成体系的功用基准，其间多个电路和器材集成到一个半导体封装中。此类规划是真实的体系级封装 (systems-in-package，即SiP)，其间多个半导体裸片器材集成到同一个封装内。

AMD。Fiji。 GPU。中运用的异构架构；图片来历：Design007，2020 年 10 月刊。

这种新形式的 IC 规划看起来和 PCB 规划工程师在电路板上所做的作业相同。这些器材现已利用了 3D 集成的优势，即多个 3D 集成电路被组兼并衔接到同一个封装中。集成电路规划师能够采纳愈加模块化的办法进行半导体规划，将不同裸片上的多个器材用硅基板、玻璃基板或在晶圆上作为单片集成电路集成到同一封装中。

完成这种模块和功用集成首要归功于硅通孔 (through-silicon via，即 TSV)。最早在中介层上用 TSV 完成芯片堆叠的器材之一是 CMOS 成像。传感器。。TSV 被用来经过传感器上的中介层构成互连，以衔接片上读出电路。高速核算。处理器。能够选用相似的封装办法；这方面的第一个比如是 AMD 的 Fiji GPU（见上文），该。产品。已于 2017 年发布，运用 TSV 中介层将内存和图形处理器集成在一个封装中。

跟着封装技能越来越先进，这种类型的集成估计将继续开展完善。芯片、裸片-晶圆/裸片-裸片结构和多芯片模块都表现了现代集成电路中的 3D 集成和更大的特征密度。

假如想为专门的运用开发更先进的器材，规划师将继续选用带有异构集成的 3D 规划办法。假如想在规划中完成 3D 集成电路的一切优势，能够运用 Cadence 的全套体系剖析东西。VLSI 规划师能够将多个特征模块集成到新的规划中，并界说衔接，完成继续集成和扩展。强壮的场求解器供给全套软件仿真功用，与。电路规划。和 PCB 布局软件集成，打造完好的体系规划东西包，适用于各类运用和各种杂乱程度的规划。

内容来源：https://noidia.htllogistics.vn/app-1/west ham đấu với az,https://chatbotjud-hml.saude.mg.gov.br/app-1/estrela-bet-7k