锐评时讯高速ADC PCB布局布线技巧共享
在高速。模仿。信号。链规划中，印刷电路板(。PCB。)布局布线需求考虑许多选项，有些选项比其它选项更重要，有些选项则取决于运用。终究的答案各不相同，但在一切情况下，规划工程师都应尽量消除最佳做法的差错，而不要过火计较布局布线的每一个细节。
暴露焊盘。
暴露焊盘(EP。AD。)有时会被忽视，但它对充沛发挥信号链的功能以及器材充沛散热非常重要。
暴露焊盘，ADI。公司。称之为引脚0，是现在大多数器材下方的焊盘。它是一个重要的衔接，芯片。的一切内部接地都是经过它衔接到器材下方的。中心。点。不知您是否留意到，现在许多转换器和。放大器。中短少接地引脚，原因就在于暴露焊盘。
要害是将此引脚妥善固定(即焊接)至PCB，完成牢靠的。电气。和热衔接。假如此衔接不结实，就会产生紊乱，换言之，规划或许无效。
完成最佳衔接。
运用暴露焊盘完成最佳电气和热衔接有三个过程。首要，在或许的情况下，应在各PCB层上仿制暴露焊盘，这样做的意图是为了与一切接地和接地层构成密布的热衔接，然后快速散热。此过程与高功耗器材及具有。高通。道数的运用相关。在电气方面，这将为一切接地层供给杰出的等电位衔接。
乃至能够在底层仿制暴露焊盘(见图1)，它能够用作去耦散热接地址和装置底侧散热器的当地。
其次，将暴露焊盘切割成多个相同的部分，好像棋盘。在翻开的暴露焊盘上运用丝网穿插格栅，或运用阻焊层。此过程能够保证器材与PCB之间的安定衔接。在回流焊拼装过程中，无法决议焊膏怎么活动并终究。衔接器。件与PCB。
衔接或许存在，但散布不均。或许只得到一个衔接，而且衔接很小，或许更糟糕，坐落角落处。将暴露焊盘切割为较小的部分能够保证各个区域都有一个衔接点，完成更牢靠、均匀衔接的暴露焊盘(见图2和图3)。
终究，应当保证各部分都有过孔衔接到地。各区域一般都很大，足以放置多个过孔。拼装之前，有必要用焊膏或环氧树脂填充每个过孔，这一步非常重要，能够保证暴露焊盘焊膏不会回流到这些过孔空泛中，影响正确衔接。终究，应当保证各部分都有过孔衔接到地。各区域一般都很大，足以放置多个过孔。拼装之前，有必要用焊膏或环氧树脂填充每个过孔，这一步非常重要，能够保证暴露焊盘焊膏不会回流到这些过孔空泛中，影响正确衔接。
去耦和层。电容。
有时。工程师。会疏忽运用去耦的意图，仅仅在电路板上涣散巨细不同的许多电容，使较低阻抗。电源。衔接到地。但问题仍旧：需求多少电容？许多相关文献标明，有必要运用巨细不同的许多电容来下降功率传输体系(PDS)的阻抗，但这并不完全正确。相反，仅需挑选正确巨细和正确品种的电容就能下降PDS阻抗。
例如，考虑规划一个10 mΩ参阅层，如图4所示。如赤色曲线所示，体系电路板上运用许多不同值的电容，0.001 μF、0.01 μF、0.1 μF等等。这当然能够下降500 MHz频率规模内的阻抗，可是，请看绿色曲线，相同的规划仅运用0.1 μF和10 μF 电容。这证明，假如运用正确的电容，则不需求如此多的电容。这也有助于节约空间和物料(BOM)本钱。
留意，并非一切电容“生而平等”，即便同一供货商，工艺、尺度和款式也有不同。假如未运用正确的电容，不论是多个电容仍是几个不同类型，都会给PDS带来反作用。
成果或许是构成电感环路。电容放置不妥或许运用不同工艺和类型的电容(因而对体系内的频率做出不同呼应)，互相之间或许会产生谐振(见图5)。
了解体系所用电容类型的频率呼应很重要。随意选用电容，会让规划低阻抗PDS体系的尽力付之东流。
PDS的高频层电容。
要规划出合格的PDS，需求运用各种电容(见图4)。PCB上运用的典型电容值只能将直流或挨近直流频率至约500 MHz规模的阻抗下降。高于500 MHz频率时，电容取决于PCB构成的内部电容。留意，电源层和接地层严密叠置会有协助。
应当规划一个支撑较大层电容的PCB层叠结构。例如，六层堆叠或许包括顶部信号层、榜首接地层、榜首电源层、第二电源层、第二接地层和底部信号层。规则榜首接地层和榜首电源层在层叠结构中互相接近，这两层距离为2到4密尔，构成一个固有高频层电容。此电容的最大长处是它是免费的，只需在PCB制作笔记中注明。假如有必要切割电源层，同一层上有多个VDD电源轨，则应运用尽或许大的电源层。不要留下空泛，一起应留意灵敏电路。这将使该VDD层的电容最大。
假如规划答应存在额定的层(上例中，从六层变为八层)，则应将两个额定的接地层放在榜首和第二电源层之间。在中心距离相同为2到3密尔的情况下，此刻层叠结构的固有电容将加倍(示例见图6)。
与添加更多分立。高频电容。以在高频时坚持低阻抗比较，此结构更易于规划。
PDS的使命是将呼应电源。电流。需求而产生的电压纹波降至最低，这点很重要但常被疏忽。一切电路都需求电流，有些电路需求量较大，有些电路则需求以较快的速率提。供电。流。选用充沛去耦的低阻抗电源层或接地层以及杰出的 PCB层叠，有助于将因电路的电流需求而产生的电压纹波降至最低。例如，依据所用的去耦战略，假如体系规划的开关电流为1 A，PDS的阻抗为10 mΩ，则最大电压纹波为 10 mV。核算很简略：V = IR。
凭仗完美的PCB堆叠，可掩盖高频规模，一起在电源层开始进口点和高功率或浪涌电流器材周围运用传统去耦，可掩盖低频规模(。<500 MHz)。这可确保PDS阻抗在整个频率范围 内均最低。没有必要各处都配置电容；电容正对着每个IC 放置会破坏许多制造规则。如果需要这种严厉的措施，则 说明电路存在其它问题。
层。耦合。
一些布局不可避免地具有堆叠电路层(见图8)。有些情况下，或许是灵敏模仿层(例如电源、接地或信号)，下方的一层是高噪声数字层。
这常常被疏忽，因为高噪声层是在另一层——在灵敏的模仿层下方。但是，一个简略的试验就能够证明现实并非如此。以某一层面为例，在任一层注入信号。接着衔接另一层，将该相邻层穿插耦合至频谱分析仪。耦合到相邻层的信号量如图8所示。即便距离40密尔，某种意义上它仍是电容，因而在某些频率下仍会耦合信号至相邻层。
图8显现了这样的一个比如。举例来说，假定一个层面上的高噪声数字层具有高速开关的1 V信号。这意味着，另一层将看到1 mV的耦合(约60 dB阻隔)。对具有2-V p-p满量程摆幅的12位。ADC。，这是2 LSB的耦合。关于特定的体系这或许不成问题，但应留意，假如体系的灵敏度进步两位，从12位增至14位，此耦合的灵敏度只会进步四倍，即8 LSB。
疏忽此类型的穿插层耦合或许使体系失效，或许削弱规划。有必要留意，两层之间存在的耦合或许超出幻想。
在方针频谱内发现噪声杂散耦合时应留意这一点。有时布局决议了非预期信号或层应穿插耦合至不同层。相同，调试灵敏体系时应留意这一点。该问题或许呈现在下面一层。
别离接地。
模仿信号链规划人员最常提出的问题是：运用ADC时是否应将接地层分为AGND和DGND接地层？简略答复是：视情况而定。
详细答复则是：一般不别离。为什么不呢？因为在大多数情况下，盲目别离接地层只会添加回来途径的电感，它所带来的害处大于优点。
从公式V = L(di/dt)能够看出，跟着电感添加，电压噪声会进步。跟着电感添加，规划人员一向尽力压低的PDS阻抗也会添加。跟着进步ADC采样速率的需求持续添加，下降开关电流(di/dt)的办法却很有限。因而，除非需求别离接地层，否则请坚持这些接地衔接。
要害是电路切割要合理，这样就不用别离接地层，如图9所示。留意，假如布局答应您将电路坚持在各自区域内，便不需求别离接地层。如此切割可供给星型接地，然后将回来电流约束在特定电路部分。
例如，受尺度约束的影响，电路板无法完成杰出的布局切割时，就需求别离接地层。这或许是为了契合传统规划要求或尺度，有必要将杂乱的总线电源或高噪声。数字电路。放在某些区域。这种情况下，别离接地层是完成杰出功能的要害。但是，为使全体规划有用，有必要在电路板的某个当地经过一个电桥或衔接点将这些接地层连在一起。因而，应将衔接点均匀地散布在别离的接地层上。
终究，PCB上往往会有一个衔接点成为回来电流经过而不会导致功能下降或强即将回来电流耦合至灵敏电路的最佳方位。假如此衔接点坐落。转换器。、其邻近或下方，则不需求别离接地。
结束语。
因为最佳选项太多，布局考虑总是令人困惑。技能和准则一向是公司规划文明的一部分。工程师喜爱学习曾经规划中的经历，一起。产品。上市压力使规划人员不肯更改或测验新技能。他们拘泥于危险权衡，直至体系内呈现重大问题。
在评价板、模块和体系等级，简略的单一接地最佳。杰出的电路切割是要害。这也影响到层和相邻层布局。假如灵敏层在高噪声数字层以上，请留意或许会产生穿插耦合。拼装也很重要；供给给PCB车间或拼装车间的制作笔记应善加运用，保证。IC。暴露焊盘和PCB之间具有牢靠衔接。
拼装不良常常导致体系功能欠佳。接近电源层进口点和转换器或IC的VDD引脚的去耦总是有利的。但是，为了添加固有高频去耦电容，应运用严密叠置的电源和接地层(距离≤4密尔)。此办法不会带来额定本钱，只需花几分钟更新 PCB制作笔记。
规划高速、高分辨率转换器布局时，很难照顾到一切的详细特性。每个运用都是绝无仅有的。期望本运用笔记所述的几个关键有助于规划工程师更好地了解未来的体系规划。
审阅修改 黄宇。