以下文章来源于泰丰瑞。电子。，作者Fiona。

一种新式RDL PoP扇出晶圆级封装工艺。芯片。到晶圆键合技能。

扇出型晶圆级中介层封装（ FOWLP）以及封装堆叠（Package-on-Package, PoP）规划在移动运用中具有许多优势，例如低功耗、短。信号。途径、小外形尺度以及多功能的异构集成。此外，它还能够运用于多种封装渠道，包括PoP、体系级封装（SiP）和芯片尺度封装（ CSP）。这些优势来源于一种称为再散布层（Redistribu。ti。on Layer, RDL）的先进互连技能。

但是，PoP类型的依据RDL的渠道需求在顶部和底部两边都制造再散布层（RDL），以便能够在上面堆叠另一个封装。在一个全体工艺流程中，这意味着第二层RDL只能在完结一切第一层RDL以及比如倒装芯片键合、塑封和晶圆反面研磨等拼装工序之后才干制造。因而，这种工艺流程不像非PoP类型渠道那样具有优势，因为在第二层RDL工艺进程中芯片可能会损 失或损坏。

为了处理依据RDL的中介层封装堆叠（PoP）应战，引进了一种真实的芯片终究工艺流程（chip-last process flow），并选用了芯片到晶圆（Chip-to-W。afe。r, C2W）键合技能。文章展现了构建和测验一个依据RDL的晶圆级中介层PoP封装的成果，该封装的尺度为12.5 x 12.5 mm²，厚度为0.357 mm 包括植球。底部侧具有三层再散布层（RDL）结构，而用于封装堆叠的顶部RDL为单层结构。这些RDL运用铜（Cu）线完结，线宽/距离（L/S）为5 μm/10 μm，而且选用铜芯焊球（Copper-Cored Solder Balls, CCSBs）作为笔直互连组件。经过牢靠性测验确认了硅片和CCSBs的衔接质量。测验样品封装经过了一切牢靠性测验，包括湿气灵敏性测验（Moisture Resistance。 Te。st, MRT）L3、温度循环测验（TCB）1,000次循环以及高温存储（ HTS）1,000小时。

一、介绍。

中介层封装堆叠（ PoP）是一种完结三维（3D）结构需求的封装技能，经过堆叠两个不同的层压基板（顶部中介层和底部基板），并运用铜芯焊球（Copper-Cored Solder Balls, CCSBs）或通孔（Through Mold Vias, TMVs）进行笔直互连。运用两个基板供给了更简单的翘曲办理以及更具本钱效益的灵敏结构的优势。经过优化基板资料和规划，能够操控封装的翘曲。顶部中介层为商业现成或定制内存的运用供给了规划灵敏性。

因为这些原因，中介层封装堆叠（Interposer PoP）首要用于移动运用。处理器。（APs。虽然依据层压基板技能的中介层PoP是一个十分强壮的渠道，能够满意当时职业的需求，但它在削减封装厚度和本体尺度方面仍存在局限性，这是因为当时基板制造才能的约束所造成的。除了封装尺度的约束外，5G。年代的先进封装还需求更高的输入/输出（I/O）数量，这需求更精密的互连、更细的凸点距离以及多芯片集成。

先进封装专心于新资料和拼装技能，以满意上述新的需求。其间一项有远景的技能是运用铜再散布层（RDL）技能的中介层封装堆叠（Interposer PoP）渠道，该技能现已运用于旗舰移动处理器中。依据RDL的3D封装具有许多优势，如外形尺度、特征尺度、。电气。和热功能等。图1展现了两种不同的中介层PoP：(a) 依据层压基板的中介层PoP，以及 (b) 依据RDL的中介层PoP。图1显现了两种不同的PoP:(a)层压式，(b)依据RDL的。

图1. 中介层PoP的示意图。

a) 依据层压基板。

b) 依据RDL（再散布层）。

RDL制造技能依据晶圆处理，能够完结更薄和更精密的电气走线。RDL传统上是经过在硅或玻璃晶圆上选用加成层办法（。ad。ditive layer method）制造的。经过重复构建钝化层和金属互连层，能够完结多层RDL。每条金属线经过钝化层中图画化的过孔（vias）进行。机械。和电气衔接。

依据RDL的中介层PoP有两种首要的工艺概念，如图2所示：(a) 芯片优先和 (b) 芯片终究。在芯片优先工艺中，芯片以正面朝上的办法键合到带有或不带中介层RDL的基板上，然后运用环氧模塑料（。EMC。）资料进行封装。为了完结电气衔接，经过晶圆研磨露出芯片上的金属焊盘。终究，在塑封露出的一侧制造多层RDL。这些多层RDL作为底部RDL基板。在制造杂乱的多层底部RDL之前，芯片现已被附着在晶圆上。芯片终究工艺的流程与芯片优先相反。首先在晶圆上预备底部RDL基板层，然后如图2(b)所示，将芯片以倒装芯片的办法键合上去。顶部RDL中介层能够依据需求进行制造。

图2. 工艺流程示意图。

a)芯片优先。

b)芯片终究。

这两种选项在良率办理和建程周期操控方面各有优缺点。但是，假如需求制造顶部和底部的RDL层，两种选项都无法防止芯片丢掉的危险，因为至少有一层RDL（顶层或底层）必须在芯片键合之后进行制造。这种工艺流程还会因为次序工艺流程而导致工艺周期时间添加。

一种新的混合拼装工艺现已被引进，能够战胜上述技能妨碍。经过运用扇出型测验样品进行样件制造，以评价封装在结构和牢靠性方面的特性。新工艺的要害差异在于每个RDL层是别离预备的，并在芯片附着后进行拼装。这种工艺的一个长处是在实践芯片拼装进程之前能够进行中心测验，以辨认已知杰出的方位。这样，实践芯片仅被放置在已知杰出的RDL方位上。换句话说，经过别离RDL预备进程，能够在RDL工艺进程中防止实践芯片的丢掉。另一个长处是样本处理功率的进步，因为顶部和底部RDL层都是直接在载体晶圆上构成的，而不需求任何如EMC底填料等中心资料。因而，在RDL工艺进程中，晶圆供给了平整的外表，终究这些工艺特色有助于全体RDL和拼装工艺良率的进步。

替代高铜柱用于笔直互连，在混合工艺中运用了铜芯焊球（CCSBs），如图3所示的依据层压基板的中介层PoP。最新。的依据RDL的3D封装渠道选用高铜柱。但是，在这种新工艺中，电镀铜柱可能在拼装进程中无法供给满足的巩固性。CCSB技能是笔直互连中一种老练且牢靠的办法，特别适用于依据层压基板的移动封装，因为在批量回流焊进程中不熔化铜芯球，能够操控顶部中介层和底部基板之间的空地高度。

评价封装在结构和牢靠性方面的特性。新流程的一个要害差异在于，每个RDL都是独自预备的，并在芯片附着后进行拼装。该流程的一个长处是，在实践芯片拼装进程之前能够进行暂时测验，以辨认已知杰出的方位。然后，实践芯片仅能够分配到已知杰出的RDL方位。换句话说，经过别离RDL预备进程,能够防止RDL进程中实践芯片丢掉。另一个长处是样本处理功率，因为顶部和底部RDL层直接构成在载体晶圆上，无需任何中心资料，如EMC灌封料。因而，晶圆在RDL工艺进程中供给了平整的外表,终究，这些工艺特征有助于全体RDL和拼装工艺的产值进步。

图3. 带有CCSB的依据RDL的。

中介层PoP示意图。

供给了运用新工艺流程构建测验样品的成果及其牢靠性功能。以下部分还将评论该工艺的优势。

二、测验样品。信息。

A封装结构。

图4展现了一个中介层PoP测验样品的三维示意图。该结构包括一个硅片、铜芯焊球（CCSBs）、顶部RDL中介层以及底部RDL层。硅片以倒装芯片的办法键合在底部RDL基板上，其间外围阵列运用45 μm的凸点，而中心阵列则运用65 μm的凸点进行微凸点布局。环氧模塑料（EMC）被填充在这两层RDL之间，并用来封装硅片和CCSBs，保证整个结构的安稳性和牢靠性。

图4. 依据RDL的中介层PoP的。

3D示意图。

顶部RDL中介层设有凸块下金属（UBM）焊盘阵列，用于与移动内存封装或如。电容器。和。电感器。等无源组件树立电气衔接。顶部RDL中介层的信号途径经过衔接两层之间的CCSBs扩展到底部RDL层。360个CCSBs的距离为250 μm。

底部RDL基板由三层金属层和四层介电有机钝化层构成。底部RDL的最小线宽（L）和距离（S）别离是5 μm和10 μm。这种精密的金属互连线宽度在坚持封装尺度有限的一起，进步了信号集成度。封装用的环氧模塑料（EMC）为硅片和铜芯焊球（CCSBs）供给了结构强度、电气绝缘和环境保护。在封装底部构成了一个球栅阵列（BGA）。经过批量回流焊后，焊球的高度为135 μm，距离为350 μm。顶部RDL中介层和底部RDL基板的尺度均为12.5 x 12.5 mm²。包括焊球在内的总封装厚度为357 μm。表1汇总了测验样品封装的相关信息。

表1. 测验样品的信息。

B菊花链规划。

测验样品中设有用于在牢靠性测验前后进行电气开路/短路（O/S）测验的菊花链。一共嵌入了七条菊花链，这些菊花链能够分为三条首要的互连途径，如图5所示：(a) 从底部RDL到顶部RDL，(b) 从底部RDL到硅片，(c) 底部RDL之间的互连途径。

图5. 三条菊链路示意图。

从底部RDL到顶部RDL的途径经过三条菊花链查看笔直连通性。这三条链中的一条盘绕四个封装角，这些区域是对热循环测验最灵敏的部位。别的两条链别离用于封装的中心区域和顶部RDL中介层区域。从底部RDL到硅片的途径规划用于测验底部RDL基板与硅片之间的微凸点衔接。终究一条途径查看底部RDL基板内部的金属互连线。这些菊花链协助在牢靠性测验前后辨认毛病方位。

三、流程图。

A顶部和底部RDL的制备。

正如所说到的，这种新工艺的要害优势在于在芯片附着之前别离构建顶部和底部RDL层。每个RDL层都在晶圆等级进行预备。图6说明晰制备序列。晶圆充任暂时载体，并将在终究制造阶段被移除。

图6. (a) 顶部RDL中介层的制备。

(b) 底部RDL基板的制备。

顶部RDL中介层由一层铜金属线和用于CCSBs的凸块下金属（UBM）焊盘组成。有机钝化资料封装了金属互连线。每个UBM焊盘上放置一个CCSB，并在晶圆等级进行回流焊。如图6-a所示。每个顶部RDL中介层随后被独自切开，以便以倒装芯片办法附着到底部RDL基板晶圆上。

底部RDL基板有多层金属线，各层金属线之间运用了相同的有机资料。硅芯片以倒装芯片办法键合到底部RDL晶圆上。经过在芯片附着前查看底部RDL，能够保证硅芯片仅附着在已知杰出的方位，然后防止在实践出产中丢掉贵重的运用特定。集成电路。（。ASIC。）芯片。因为底部RDL晶圆几乎没有翘曲，能够运用传统的批量回流焊工艺进行倒装芯片键合。如图6-b所示，芯片与底部基板之间的空地用底填资料填充。

B顶部中介层与底部RDL基板的拼装。

经过别离制备后，独自切开的顶部RDL中介层以倒装芯片办法键合到底部RDL基板晶圆上，如图7所示。一切样品能够在键合前进行查看，以保证没有缺点，因而只要已知杰出的顶部中介层附着在已知杰出的底部基板方位上。这是将两个RDL层分隔制备的一个要害优势。

图7. 依据RDL的中介层PoP。

带CCSBs的工艺流程。

鄙人一步中，经过在晶圆等级进行的填胶工艺完结顶部和底部层之间的空地填充。底真化合物彻底填满空地，没有空地。然后，经过激光解粘工艺移除每个独自的顶部RDL层上的晶圆片。为了进行基板载体别离和BGA附着工艺，一个暂时载体被键合到顶部RDL层上。在经过批量回流焊工艺将BGA装置到底部RDL基板上之后，对终究的单个封装进行了切割，以得到终究的单个封装。。

四、要害技能和制造成果。

依据RDL的集成PoP是运用以下三项要害技能制造的：

(a) 晶圆支持体系（WSS）。

(b) RDL制造。

(c) 用于笔直互连的铜芯焊球（CCSBs）。

A晶圆支持体系 （WSS）。

薄的顶部和底部RDL层运用WSS技能一起进行制备。暂时载体晶圆在RDL制造进程中作为支撑结构，因为RDL层的厚度小于50 μm。大多数可用的WSS工艺在载体晶圆和RDL之间运用了一层献身层，以便于别离。献身层资料能够是液体或薄膜类型，它应该能在高温工艺中不发生任何降解或分层。别离办法包括热滑动、化学蚀刻、机械别离和激光辐照等。载体晶圆还需求在整个RDL加工进程中坚持其平整度。因而，一切资料的特性和特性都应细心查看和测验，以保证安稳的制造。

BRDL技能。

RDL技能的引进导致了中介层PoP在形状因子和电信号途径的线宽/距离（L/S）方面的明显改变。为了制造底部RDL基板，顺次构建了四层介电有机钝化层和三层铜金属线。终究，为硅片和CCSB附着电镀了UBM焊盘。最小线宽/距离（L/S）为5 μm/10 μm，包括UBM在内的总厚度为45 μm。图8显现了底部RDL基板的代表性横截面图画。

图8. 底部RDL基板的截面图画。

运用RDL构建集成PoP的一个首要长处是削减了厚度。依据RDL的集成PoP的封装厚度比传统层压基板封装大约薄30%。图9说明晰层压基板和RDL集成PoP之间的厚度比照。

图9. 层压基板和依据RDL中介层。

PoP之间的比较。

CCCSB 作为笔直互连。

CCSB（铜芯焊球）是顶部和底部RDL基板之间笔直互连的代表性组件之一。CCSB由三种资料构成：铜芯球、镍（Ni）层和焊料包覆层。CCSB的尺度应依据封装高度和CCSB着陆焊盘的距离/直径来挑选，以防止在CCSB放置进程或顶部中介层键合进程中呈现焊料桥接或不潮湿问题。图10显现了依据RDL的集成PoP测验样品的横截面图画。

图10. 横截面图画。

a) CCSB（铜芯焊球）。

b) 顶部RDL中介层。

c) 底部RDL中介层。

d) 硅片。

e) 除BGA外的封装厚度硅模。

五、牢靠性功能。

对依据RDL的集成PoP测验样品进行了组件级牢靠性（CLR）测验。测验依照JEDEC规范履行，如表1所示。测验样品经过了以下一切要求：(a) 在湿气灵敏性测验（Precon）L3/260°C条件下的1,000次热循环（TC）条件B，(b) 不进行预处理（Precon）的1,000小时高温存储（HTS）。表2显现了牢靠性测验项目、条件、样本数量和成果。一切样品经过了电气开路/短路（O/S）测验和扫描声学断层成像（SAT）测验（见图11）。图12和13展现了经过热循环‘B’和高温存储测验后的微凸点衔接和CCSBs的横截面图画。一切衔接在一切牢靠性测验后均未显现出任何反常。

表2. 牢靠性实验条件和成果。

一切样品都经过电气0/S测验和扫描声学层析成像SAT)测验进行了查看(见图11)。图12和13显现了TC'B'和HTS测验后微凸点接点和CCSB的横截面图画。在一切牢靠性测验后，没有反常。

图11. 声学扫描图画。

图12. 硅片微凸点衔接的横截面图画。

a) TC ‘B’ 1000次循环（运用Precon L3）。

b) HTS 1000小时后。

图13. CCSB衔接的横截面图画。

a) TC ‘B’ 1000次循环（带Precon L3）。

b) HTS 1000小时后。

六、定论。

开发了一种依据RDL的新式集成POP工艺，并经过牢靠性测验进行了评价。因为仅衔接到已知杰出的方位因而顶部和底部RDL的独自构建能够最小化硅芯片丢掉，然后降低本钱。此外，因为两个RDL是并行制造的，因而缩短了拼装周期时间。与从一侧RDL到另一侧RDL的次序构建进程比较，其长处如下:。

●进步产值办理才能:经过暂时测验制造已知杰出方位，可进行挑选性拼装，最大极限削减杰出芯片的丢掉。

●缩短周期时间:别离并行制造顶部和底部RDL。

●削减形状因数:依据RDL的归纳PoP比现在大规模出产的依据层压板的归纳Pop薄30%。

内容来源：https://bachduy.com/app-1/em la cua anh dung cua ai tap 18,http://chatbotjud-teste.saude.mg.gov.br/app-1/grupo-telegram-mais-18

(责任编辑：女性)