来历：至芯。

DDR。3。 SD。RAM。(Double-Data-Ra。te。ThreeSynchronous Dynamic Random。 Ac。cess Memory)是DDR SDRAM的第三代产品，相较于DDR2，DDR3有更高的运转性能与更低的电压。DDR SDRAM是在SDRAM技能的基础上开展改善而来的；与SDRAM比较，DDR SDRAM的最大特点是双沿触发，即在。时钟。的上升沿和下降沿都能进行数据收集和发送，相同的作业时钟，DDR SDRAM的读写速度比传统的SDRAM快一倍。本次试验运用的DDR3芯片是MT41J256MM16，芯片的bank位宽为，行位宽为，列位宽为，所以它的地址巨细等于，数据位宽为16bit，所以容量巨细为256Mb*16bit，也便是512MB。DDR3是半双工，读写不能一起发生，掉电数据丢掉。

1)点击“IP Catalog”按钮。

2)在查找栏中输入MIG，此刻呈现MIG IP核，直接双击翻开。

3)承认工程的信息，主要是芯片信息和编译环境的信息，假如没有问题，直接点击“Next”。

4)挑选“Create Design”，在“Component Name”一栏设置该IP核的称号，这儿取默许软件的称号，再往下挑选。操控器。数量，默许为“1”即可。最终是AXI4。接口。，本工程运用的是Na。ti。ve接口，不勾选。装备完点击“Next”。

5)这一页主要是让用户挑选能够兼容的芯片，本工程默许不勾选，即不需求兼容其他的。FPGA。芯片。装备完结点击“Next”。

6)这一页挑选第一个选项“DDR3 SDRAM”，因为本试验用的便是DDR3芯片。装备完结点击“Next”。

7)装备MIG IP核。

Clock Period：DDR3芯片运转时钟周期，这个参数的规模和FPGA的芯片选型以及详细类型的速度等级有关。本试验挑选1250ps，对应800MHz。留意这个时钟是由MIG IP核发生，并输出给DDR3物理芯片运用，它关系到DDR3芯片详细的运转带宽。本次试验的开发板板载了2颗DDR3芯片，数据位宽为32位，因为是双沿触发，这儿带宽达到了800*32*2=51.2Gb/s。

PHY to ControllerClock Ratio：DDR3物理芯片运转时钟和MIG IP核的用户端（FPGA）的时钟之比，一般有4:1和2:1两个选项，本次试验选4:1。因为DDR芯片的运转时钟是800MHz，因而MIG IP核的用户时钟便是200MHz。当DDR3时钟挑选了350MHz到最高的400MHz，份额默许只为4:1，低于350MHz才有4:1和2:1两个选项。

VCCAUX_IO：这是FPGA高性能bank（High Pe。rf。ormancebank）的供电电压。它的设置取决于MIG操控器运转的周期/频率。当用户让操控器作业在最快频率的时分，体系会默许为2.0V。

Memory Type：DDR3存储器类型挑选。本试验挑选Component。

Memory Part：DDR3芯片的详细类型。本试验挑选MT41J256M8XX-125，这个类型其实和实践硬件原理图上的类型是不同的，这个不要紧，只需用户的DDR3芯片容量和位宽共同大部分是能够兼容的，其他的类型也是能够的。

Memory Voltage：是DDR3芯片的电压挑选，本试验选1.5V。

Data Width：数据位宽挑选，依据硬件原理图挑选，挑选32，因为是2片DDR拼接而成的。

ECC：ECC校验使能，数据位宽为72位的时分才干运用，本试验不运用它。

Data Mask：数据屏蔽管脚使能。

Number of BankMachine：Bank Machine的数量是用来对详细的每个或几个来独自操控的，挑选多了操控功率就会高，相应的占用的资源也多，本试验挑选4个，均匀一个Bank Machine操控两个Bank。

ORDERING：该。信号。用来决议MIG操控器是否能够对它的指令进行从头排序，挑选Normal则答应，Strict则制止。本试验挑选Normal，然后取得更高功率。

点击“Next”，如下图所示：

Input ClockPeriod：MIG IP核的体系输入时钟，该输入时钟是由FPGA内部发生的，本次试验挑选的时钟频率为200MHz（5000ps）。

Re。ad。Bu。rs。t Typeand Length：突发类型挑选，突发类型有次序突发和穿插突发两种，本试验挑选次序突发（Sequential），其突发长度固定为8。

Output DriverImpdance Control：输出阻抗操控。本试验挑选RZQ/7。

RTT：完结。电阻。，可进行动态操控。本试验挑选RZQ/4。

Controller ChipSelect。 Pi。n：片选管脚引出使能。本试验挑选enable，表明把片选信号cs引出来，由外部操控。

BANK_ROW_COLUMN：寻址方法挑选。本试验挑选第二种，即BANK-ROW-COLUMN的方法，这是一种最惯例的DDR3寻址方法，即要指定某个地址，先指定bank，再指定行，最终指定列，这样就确认了详细地址。一般来说这样寻址方法有利于下降功耗，可是读写性能上不如“ROW_BANK_COLUMN”。装备完结点击“Next”。

System Clock：MIG IP核输入时钟。本试验挑选“Differential”，由外部晶振供给。

Referance Clock：MIG IP核参阅时钟。挑选“Use SystemClock”这个选项，这时分的MIG IP体系时钟一起作为了参阅时钟，MIG IP核参阅时钟要求是200MHz，而MIG IP核的体系时钟刚好也运用了200MHz的体系时钟。

System ResetPolarity：复位有用电平挑选。本试验挑选“ACTIVE HIGH”高电平有用。

Debug SignalsControl：该选项用于操控MIG IP核是否把一些调试信号引出来，它会主动添加到ILA，这些信号包含一些DDR3芯片的校准状况信息。本试验挑选“OFF”，不需求让MIG IP核发生各种调试信号。

Sample DataDepth：采样深度挑选。当“Debug Signals Control”挑选“OFF”时，一切采样深度是不可选的。

Internal。 Vr。ef：内部参阅管脚，表明将某些参阅管脚当成一般的输入管脚来用。因为开发板的IO资源较为严重，因而这儿需求挑选“ON”，把参阅管脚作为一般的输入管脚来用。

IO PowerReduction：IO管脚节约功耗设置。本试验挑选“ON”，即敞开。

X。ADC。Instantiation：XADC模块例化。运用MIG IP核运转的时分需求进行温度补偿，能够直接挑选XADC模块的温度数据引到MIG IP核来运用，不然需求额定供给温度数据，所以本试验挑选“Enable”。

点击“Next”按钮，界面如下图所示：

上图界面是内部高性能bank端接匹配阻抗的设置，这儿不去改它，默许50欧姆即可。接下来点击“Next”，界面如下图所示：

挑选第一种，点击“Next”，如下图所示：

点击“Next”，如下图所示：

点击“Next”，如下图所示：

挑选“Accept”，点击“Next”，如下图所示：

点击“Next”，如下图所示：

点击“Generator”，如下图所示：

挑选“OOC”形式，点击“Next”，如下图所示：

内容来源：https://harmonyscentsg.com/app-1/trực tiếp đá gà 2 8,http://chatbotjud.saude.mg.gov.br/app-1/1win-oficial

(责任编辑：咨询)