Buck电路中PCB layout布局规划和注意事项
本期内容。
在。DC。DC。电源电路。中,PCB。的布局对电路功用的完成和杰出的各项目标来说都十分重要。今日咱们。以Buck电路为例,剖析怎么进行合理PCB layout布局以及规划中的留意事项。
01。功率回路。
如图1(a)和1(b) 展现的分别是上管注册和关断时的。电流。回路,即咱们一般说的。功率回路部分。。这部分电路担任给用户负载。供电。,接受的功率较大。电路中的上下管一般运用MOS管,由。芯片。内部发生的PWM。信号。来操控他们进行高速的开断。然后半部分电路中的电感和。电容。组成了一个LC滤波电路,故不会存在一个较高的电流改变趋势。
图1(a) 图1(b)。
图1(c)。
结合上管和下管,即Q1、Q2的电流波形(图1(c)),不难发现,只要在两个开关管的部分会呈现。高电流转化速率。。由于PWM信号处电压的快速改变,SW点会发生较强的噪声。所以咱们在PCB布线时需求特别留意,尽或许减小这一快速改变环节的面积来削减对其他部分的搅扰。可喜的是,跟着集成工艺的前进,现在大部分。电源芯片。都将上下管集成到了芯片的内部,只要较少量的运用需求外置MOS或是。二极管。。
02。功率回路的PCB布局。
关于一个常见的buck芯片,其电感充电功率回路中包含。输入电容。,集成在芯片内部的。上管。MOSFET。,功率电感。以及。输出电容。等器材。而电感放电功率回路中则包含。功率电感。、。输出电容。和集成在芯片内部的。下管MOSFET。等。
图2(a) 电感充电功率回路。
图2(b) 电感放电功率回路。
在进行PCB布线时,这两个功率回路走线要尽或许的短粗,在确保通流才能的状况下坚持较小的环路面积,这样能够削减对外辐射的噪声。
输入电容:
需就近放在芯片的输入Vin和功率地PGND,来削减寄生电感的存在。由于输入电流不接连,寄生电感引起的噪声或许会超越芯片的耐压以及对逻辑单元形成不良影响。VIN管脚周围至少要有1个去耦电容,间隔最好小于40mil,用来滤除来自。电源。输入端的沟通噪声和来自芯片内部(倒灌)的电源噪声,一起也会起到储能效果。
SW点:
是开关节点,为噪声源,所以应在确保电流的一起坚持尽量小的面积,远离易受搅扰的信号走线。别的需求留意的是,关于大电流运用的Buck电路。,尽量不要在SW处打过孔,防止把噪声带到其他层去。
输出电容:
与输入电容类似,输出电容需求就近放在电感的输出VOUT和功率地PGND,PGND 与输出电容最短衔接并铺整铜,以确保功率回路最小。
铺铜面积与过孔数量:
这两者会影响到PCB的通流和散热才能。一般需求在VIN,Vout和GND处多打过孔,这两处的铺铜也应最大化来到达减小寄生阻抗的意图,SW处的铺铜也不能过小,防止呈现限流的状况,导致作业反常。由于PCB的载流才能与PCB板材、板厚、导线宽厚度以及温升相关,较为杂乱,能够经过详细规划规范来进行精确的查找和核算。
03。逻辑电路的PCB布局。
在buck电路中,一般需求留意以下几个逻辑环节:自举电容。、。反应电路。、。VCC和单点接地。。
自举电容:
中。高压。buck芯片内部集成的上管一般都为NMOS,故需求BST自举电路。在电感放电期间,经过对自举电容进行充电,在BST管脚处就会发生一个高于SW的电压,在电感充电期间驱动上管。故BST与SW相同,也是一个电压高速跳变的点,会辐射出较强的噪音。自举电容也要放置在尽或许接近BST和SW的方位,防止对其他信号的影响,布线时宽度一般在20mil即可。
反应电路:
一般包含FB上下分压。电阻。和前馈电容。由于FB点的电压很低,遍及在0.6-0.8V左右,极易与噪声或纹波混杂,是芯片最灵敏,最简单受搅扰的部分,也是引起体系不稳定的常见原因。所以在布线时,上下分压电阻和前馈电容都尽量接近芯片摆放来削减噪声的。耦合。,FB电阻衔接到FB管脚的走线要尽或许地短来减小寄生电感以及阻抗。一起,需求留意FB衔接到Vo的走线能够经过过孔设置在其他层,但也要尽或许远离噪声源,如SW、BST、电感等。
VCC电容:
VCC为芯片逻辑电路供电,是芯片内部。LDO。的输出。VCC电容应就近放置在芯片的VCC管脚和GND管脚之间,起到稳压的效果。而且电容与芯片尽量在一层,不打过孔。
单点接地:
输出电流较大的芯片,他们的地一般会被区分为PGND和AGND,PGND便是功率地,AGND便是咱们一般所指的信号地,与FB、EN、VCC等芯片逻辑部分相关。为了防止整块的功率地影响到较为灵敏的信号地,主张将AGND和PGND单点衔接,经过一个0ohm电阻衔接也能够。
这是由于虽然PGND的大块铺铜能够起到吸收输入端电源噪音的效果,但是在输出电流较大的状况下,其辐射出的噪音仍旧会对灵敏的逻辑电路形成影响。单点衔接的布线方法能够为咱们的逻辑电路供给一个相对“洁净”的地。
以上,便是咱们在画buck电路PCB时需求侧重留意的当地。当画PCB无从下手时,也能够先翻开芯片的。标准。书,检查demo板的PCB layout或是相关的辅导。
04。PCB“健康体检表”。
最终,为了便利我们了解自己画的PCB是否合理,能够参阅以下PCB“健康体检表”做一个自评:
规划主张。 | 比重(%)。 | 自评打分。 | 补白。 |
器材方位摆放。 | 输入电容接近芯片放置,去耦电容需求放置在VIN与功率PGND管脚周围6mil (答应。元器材。最小距离),最好不要超越40mil。与芯片放置在同一层。 | 20。 | |
电感接近SW管脚放置。与芯片放置在同一层。 | 15。 | 运用。电源模块。,可疏忽此条。 | |
输出电容两头需接近电感Vout端和功率PGND放置。与芯片放置在同一层。 | 15。 | ||
续流二极管需求接近电感SW与功率PGND放置。与芯片放置在同一层。 | 5。 | 运用同步电源芯片,可疏忽此条。 | |
VCC电容需接近芯片VCC管脚放置。与芯片放置在同一层。 | 3。 | ||
FB电阻需接近FB管脚放置,走线尽量短。与芯片放置在同一层。远离噪声源。 | 3。 | ||
BST RC需接近SW和BST管脚放置。与芯片放置在同一层。 | 3。 | ||
COMP RC接近管脚放置。 | 3。 | 若无此管脚,可疏忽此条。 | |
大功率。网络。铺铜。 | VIN 铺铜。 | 3。 | |
SW铺铜在满足通流状况下越短越好。 | 4。 | ||
Vout铺铜。 | 3。 | ||
GND铺铜。 | 4。 | 在最终进行全体铺铜较为快捷。 | |
V。 I。 A。 过。 孔。 | GND网络过孔数量。 ≥(Iin+Iout)/200mA。 | 4。 | |
VIN网络过孔数量。 ≥Iin/200mA。 | 3。 | ||
Vout网络过孔数量。 ≥Iout/200mA。 | 3。 | ||
过孔尽量不打在芯片管脚或器材焊盘上。 | 1。 | ||
其他弱电信号。 | EN 电阻尽量接近芯片摆放,可放置在不同层。 | 1。 | |
SS RC尽量接近芯片管脚摆放。 | 1。 | ||
PG。 | 1。 | ||
其他(CS,mode等)。 | 1。 | 参阅相应标准书。 | |
走线。 | 走线以及铺铜都用45°或许圆弧角。 | 2。 | |
电感下方不走线。 | 1。 | ||
采样信号平行走线。 | 1。 | 若无此功用,可疏忽此条。 |