【现象描绘】。

某。产品。的结构如图2.58所示。

在进行。电源。端口。±2 kV、。信号。端口±1kV的电快速瞬变脉冲群（EFT/B）测验时发现，当P1、P2、P3一起接地时，测验均不能经过；当只要P1接地时，电源口的EFT/B测验能够经过，信号电缆1与信号电缆2测验均不能经过；当P1、P2接地P3不接地时，电源口与信号电缆1（屏蔽电缆）的EFT/B测验能够经过，可是信号电缆2（屏蔽电缆）的EFT/B测验不能经过；当P1、P3接地P2不接地时，电源口与信号电缆2的EFT/B测验能够经过，可是信号电缆3的EFT/B测验不能经过；当P1、P2、P3都接地时，一切端口的EFT/B测验不能经过。

从以上成果看，没有一种接地方法能够让产品一切端口的EFT/B测验经过。

【原因剖析】。

要剖析原因，先大致看看EFT/B信号搅扰测验的特色与本质。EFT/B（电快速瞬变脉冲群），由电路中的理性负载断开时发生。其特色是不是单个脉冲，而是一连串的脉冲， 图1.12所示是电快速瞬变脉冲群波形，并且其单个脉冲波形前沿t r可达5ns，半宽T可达50 ns,，这就注定了脉冲群搅扰具有极其丰厚的谐波成分。起伏较大的谐波频率至少能够到达1/πt r，亦即能够到达60MHz左右，电源线、EUT、信号线与参阅接地板之间均有寄生。电容。存在。这些寄生电容的存在给EFT/B 搅扰供给高频的注入途径。因而，实验时EFT/B搅扰。电流。会以共模的方法经过各种寄生电容注入到电路的各个部位，如图2.59所示，对电路发生较大的影响。

一连串的脉冲能够在电路的输入端发生累计效应，使搅扰电平的起伏终究超越电路的噪声门限。从这个机理上看，脉冲串的周期越短，对电路的影响越大。当脉冲串中的每个脉冲相距很近时，电路的输入电容没有满足的时刻放电，就又开端新的充电，简单到达较高的电平。当这个电平足以影响电路正常的作业时，体系就表现出遭到搅扰。

实践上在EFT/B 实验中，整个实验的原理图如图2.60所示。

图中，EFT为搅扰源，测验时，搅扰源别离施加在。DC。电源口，signal cable1上与signal cable2上；C1、C2是EUT电源输进口的Y电容；C3、C4是信号电缆对参阅地的散布电容；P1、P2、P3别离是三个能够接地的接地址；顶层。PCB。与底层PCB别离是这个EUT中的放置在上面的PCB板和放置鄙人面的PCB板，两板信号之间经过。排针。互连。Z1～Zn表明信号排针的阻抗；Zg1表明地排针的阻抗；Zg2表明P2 、P3 之间互连PCB印制走线的阻抗。

EFT/B 搅扰形成设备失效的机理是使用搅扰信号对设备线路结电容的充电，在上面的能量堆集到必定程度之后，就可能引起线路（甚至体系）犯错。这个结电容充电的进程也便是EFT/B搅扰的共模电流流过EUT的进程，流过EUT的共模电流的巨细和时刻直接决议了EFT/B实验成果。

图2.60中的箭头线表明实验时共。模电。流的流向，由此可见，在EFT/B的搅扰源的远端接地会促进EFT/B共模电流流过EUT内部电路，当共模电流流过内部电路时，电流流经的阻抗是决议搅扰影响度的要害，假如阻抗较大，则就会有较大的压降发生，即EUT会遭到较大的搅扰，阻抗较小则反之。在本产品中，上、下板之间经过排针互连明显高频下阻抗较大（一般一个PCB板上的接插件，有520μH的散布电感；一个双列直插的24引脚。集成电路。插座，引进4μH~18μH的散布电感）。三个接地址之间也仅仅经过较窄的PCB走线互连，阻抗也较大。从这方面来说，该EUT一方面需求单点接地来减小共模电流流过EUT内部电路。另一方面，从阻抗剖析及实验现象上看，三个接地址之间存在差异，或者说三个接地址之间存在较大的阻抗，这样一来需求经过必定的方法来下降三个接地址之间的阻抗，以使共模电流流过期，压降较小，这对实验成功也十分有利。

关于地线的阻抗问题再做以下弥补阐明：

谈到地线的阻抗引起的地线上各点之间的电位差能够形成电路的误动作，许多人觉得难以想象。用欧姆表丈量地线的。电阻。时，地线的电阻往往在毫欧姆级，电流流过这么小的电阻时怎么会发生这么大的电压降，导致电路作业的反常。

要搞清这个问题，首要要区分隔导线的电阻与阻抗两个不同的概念。电阻指的是在直流状态下导线对电流出现的阻抗，而阻抗指的是沟通状态下导线对电流的阻抗，这个阻抗首要是由导线的电感引起的。任何导线都有电感，当频率较高时，导线的阻抗远大于直流电阻，表2-2给出的数据阐明晰这个问题。在实践电路中，搅扰的信号往往是脉冲信号，脉冲信号包含丰厚的高频成分，因而会在地线上发生较大的电压。关于。数字电路。而言，搅扰的频率是很高的，因而地线阻抗对数字电路的影响是十分可观的。

假如将10 Hz 时的阻抗近似以为是直流电阻，能够看出当频率到达10 MHz时，关于1m长导线，它的阻抗是直流电阻的1000倍至10万倍。因而关于。射频。电流，当电流流过地线时，电压降是很大的。

从表2-2还能够看出，添加导线的直径关于减小直流电阻是十分有用的，但关于减小沟通阻抗的效果很有限。而在。EMC。中，人们最关怀的是沟通阻抗。为了减小沟通阻抗，常常选用平面的方法，就像PCB中设置完好的地平面或电源平面那样，并且尽量较少过孔、缝隙等，当然也能够用金属结构件来作为不完好地平面的弥补，以下降地平面阻抗。一般能够以为完好的、无过孔的地平面上任何两点间在100 MHz的频率时，阻抗能够以为是3 mΩ, 在这种田平面下，关于TTL电路至少能够接受600A的脉冲电流（即600 A电流流过是发生1.8V 的压降),而电快速瞬变的最大电流在4 kV下也只要80 A（受电快速瞬变脉冲群发生器500内阻的约束）。在实 际使用中，地平面不可能没有过孔，假如平面中有过孔或由过孔形成的缝隙、开槽，如图 2.61所示。

每1cm长的缝隙就会形成10nH电感，那么当有80 A 电流流过期就会发生压降：

U=LdI/dt=160V。

式中，L是缝隙形成的电感，这儿假定1cm长的缝隙就会形成10 nH;

dI是快速瞬变脉冲形成的电流，这儿假定最大80A;

dt 是快速瞬变脉冲形成的电流的上升沿时刻5ns。

160V明显对TTL电路来说是个十分风险的电压，此刻有必要经过接地、滤波、金属平面等方法来处理电快速瞬变搅扰问题。可见，具有完好地平面临提高抗于扰才能的重要性，特别关于不接地的设备来讲，完好地平面显得更为重要。

【处理办法】。

从以上的剖析能够得出以下首要处理方法：

（1）将多个接地址改成单个接地址，即图中的P2、P3仅接电缆的屏蔽层，撤销实验和实践使用时接参阅地的接地线，仅保存P1用来实验和实践使用时接地。

（2）用一块金属片将P1、P2、P3衔接在一起，并且确保P1、P2、P3的任何两点间的长宽比小于3，即确保很低的阻抗。

经过以上两点改善后，再进行实验，测验经过。电源端口经过±2kV测验，信号端口经过±1kV测验。

【考虑与启示】。

（1）在高频的EMC范畴中，多点接地时的各个接地址之间的等电位衔接对EMC十分重要，承认等电位衔接的牢靠方法是承认任何两点间的导体衔接部分长宽比小于5(长宽比小于3将获得更好的效果)。

（2）相关于EFT/B 搅扰源的远端接地对EUT的抗搅扰才能是晦气的，这样必定促进搅扰的共模电流流过电路的地平面。

（3）接地平面的完好不但对EMS有很重要的效果，相同对EMI也很重要。

（4）有关接地体系所关怀的重要范畴包含：

● 经过对高频元件的细心布局，减小电流环路的面积或使其极小化。

● 对PCB或体系分区时，使高带宽的噪声电路与低频电路分隔。

● 规划PCB或体系时，使搅扰电流不经过公共的接地回路影响。其他电路。。

● 细心挑选接地址以使环路电流、接地阻抗及电路的搬运阻抗最小。

● 把经过接地体系的电流考虑为注入或从电路中流出的噪声。

● 把十分灵敏(低噪声容限)的电路衔接到一安稳的接地参阅源上，灵敏电路所在区域的地平面阻抗最小。

内容来源：https://fastrans.nhobethoi.com/app-1/game bài đổi thưởng ftkh,http://chatbotjud.saude.mg.gov.br/app-1/resultados-hapvida

(责任编辑：生活)