事例72：PCB。中铺“地”和“。电源。”要防止。耦合。

【现象描绘】。

某。产品。选用框体背板结构，其他PCB插在背板上经过背板进行互连，正视面的底板装置背板PCB,其他PCB与背板笔直衔接，产品结构装置示意图如图6.27所示。 框体选用-48 V直流。供电。。-48 V电源。信号。经过背板传送到插在框体并与背板相连的各个PCB中。其间，主控制板是框体体系的总。控制体系。。

测验辐射发射时，发现在频点32.76 MHz处的辐射较高，准峰值为53.8dBμV/m,超越CLASS A限值近4dB,如图6.28所示。

在定位过程中发现，主控制板不插在槽位时就会消失，只需主控制板一插上，不管其他PCB怎么装备，该点的辐射均存在。在定位过程中还发现，如在电源线上串磁环，则该点的辐射也将消失，这阐明该点是经过电源线进行辐射的，而该频点源头来自于主控板，耦合途径或许在主控制板上，也有或许在背板上。

【原因剖析】。

为了确认辐射源的耦合途径，首要对框体的背板和主控制板的PCB进行具体的查看。经过对背板及主控制板的PCB布线查看，发现搅扰信号耦合到电源线的途径和原因有以下几种或许：

（1）背板上主控制板槽位的。时钟。布线离框体供电电源-48 V的地较近，一起与背板DGND的阻隔间隔为50mil,或许会耦合到电源线。

（2）时钟线布线是选用两头匹配的方法，经过上拉。电阻。匹配到VTT电源层。时钟信号输出原理图如图6.29所示。

假如VTT滤波。电容。挑选的不合理，则或许会将搅扰传入VTT层，而VTT层与-48 V的电源层在主控制板上有较大面积的重合，-48V电源层很有或许被耦合到搅扰。

经过以上的开始剖析可按以下过程定位测验：

过程一。

优化框体背板时钟匹配电阻的滤波电容，改为0.1μF和0.022μF。

由如图6.30所示的电容阻抗特性曲线可知，两电容并联后的滤波范围在几十兆赫兹之间。修正完后，再进行测验，并联两电容后的测验成果如图6.31所示。

图6.31中的测验成果与曾经的测验成果比较有改进，阐明搅扰与VTT电源层有关，可是耦合发生在背板仍是主控制板，需求进行进一步的定位。

过程二。

使用专门加工的接插件将主控制板输出的32.768 MHz时钟上拉到VTT制板，然后发动主控制板，经过接插件上拉的原理图如图6.32所示。

经过接插件上拉后冉进行测验，成果如图6.33所示。

再在电源线上套上磁环后进行测验，得到如图6.34所示的成果。

到此为止，根本上能够阐明问题出在主控制板上，而不是背板上，是主控板内部存在耦合。需求进一步定位的是，耦合是由时钟线直接引起的仍是由VTT电源层引起的。

过程三。

对主控制板进行处理，关断主控板的VTT电源，VTT经过外部线性电源供电，然后衔接，如图6.35所示。

发动主控制板后再进行辐射测验，得到如图6.36所示的成果。

32.768 MHz时钟辐射根本消失，阐明并不是由时钟线直接耦合到-48V电源层导致的辐射超支，而是由时钟信号的VTT电源层遭到时钟信号的影响后对-48 V电源层耦合形成的。

实验证明，32.768 MHz时钟的辐射是主控制板内经过VTT耦合到-48V电源层后，再对主控制板进行检查，发现VTT电源层与-48 V、-48-GND的电源平面有大面积的重合。这样，VTT中的时钟噪声经过容性耦合的方法耦合到-48V、-48-GND的线上，而与-48V、-48-GND直接相连的框体供电电源线成为了很好的发射。天线。。时钟噪声耦合到电源的原理图如图6.37所示。

【处理办法】。

（1）改动主控制板电源层VTT的电源平面散布，避开-48V电源平面、使-48 V电源平面地点的区域除-48V电源及其地平面外无其他任何平面。

（2）优化VTT电源去耦电容为0.1μF和0.022 μF。

【考虑与启示】。

（1）PCB的进口供电电源及其相关电路应与PCB中其他的电路做好杰出的阻隔与去耦使电源信号相对独立，避免PCB中的信号耦合到电源信号中。

（2）对干阻隔电源，既要做好电平线的阻隔，也要做好“0V”线的阻隔。

以上事例来自。EMC。范畴。闻名。专家-郑教师《EMC。电磁兼容规划。与测验事例剖析》作品内容其一事例！

内容来源：https://bachduy.com/app-1/lich thi dau real,http://chatbotjud-teste.saude.mg.gov.br/app-1/melonstube

(责任编辑：最新热点)