FinFET制作工艺的具体步骤

文章来历：半导体。与物理。

原文作者：jjfly686。

本文介绍了FinFET（鳍式场效应。晶体管。）制作进程中后栅极高介电常数金属栅极工艺的具体过程。

在FinFET（鳍式场效应晶体管）制作进程中，当自对准硅化物（self-aligned silicide, salicide）进程完结，在源（Source）和漏（Drain）区构成了低。电阻。触摸之后，晶圆就预备好进入替换栅极（repl。ac。ement gate）或称为后栅极（gate-last）高介电常数金属栅极（High-k Metal Gate, HKMG）工艺阶段。以下是该进程中每一过程的具体内容及其效果：

1. ILD1堆积。

过程描绘：首要，在现已构成的源漏极区域上堆积一层绝缘层资料ILD1（Inter Layer Dielectric 1）。这一过程的首要意图是为后续CMP平坦化供给一个平坦的根底，而且作为栅极和其他结构之间的绝缘层。

效果解说：

供给平坦化根底： 保证接下来的CMP处理能够顺利进行。

绝缘功用： 避免不同导电层之间的短路问题。

2. CMP平坦化。

过程描绘：运用化学。机械。平坦化（Chem。ic。al Mechanical Polishing, CMP）技能去除部分ILD1，露出出之前用作占位符的伪多晶硅栅极（dummy polysilicon gates）。

效果解说：

露出伪栅极： 使得后续能够准确地移除这些暂时栅极。

外表平坦度： 保证后续工艺中资料堆积的一致性和均匀性。

3. 伪栅极移除与清洁。

过程描绘：接下来，经过湿法蚀刻等工艺移除伪多晶硅栅极及其上的氧化层，并进行完全清洗以保证界面洁净无污染。

效果解说：

预备新栅极方位： 为新的HKMG结构腾出空间。

保证高质量界面： 清洁后的界面有助于进步新资料的附着质量。

4. 高k介电资料堆积。

过程描绘：选用原子层堆积（Atomic Layer Deposition, ALD）技能，在整理后的区域堆积一层铪基高介电常数资料（如HfO2），作为新的栅极绝缘层。

效果解说：

改进。电气。功用： 削减栅极走漏电流并提高晶体管功用。

操控。阈值电压。： 高k资料的挑选关于调整晶体管的作业点至关重要。

5. 功函数金属堆积。

过程描绘：关于PMOS器材，接着会在其上堆积钛氮化物（。Ti。N），它将作为调整阈值电压的作业函数金属。随后还会堆积钽氮化物（TaN）作为屏障金属，避免后续堆积的钨分散到高k介电层中。

效果解说：

调理阈值电压： TiN用于设定PMOS器材的功函数，然后影响其敞开/封闭特性。

阻挡层功用： TaN阻挠其他金属成分分散，维护高k介电层。

6. NMOS掩模使用与挑选性蚀刻。

过程描绘：为了处理NMOS区域，需要对整个晶圆外表涂覆光刻胶，并使用NMOS掩模来维护PMOS区域，而露出出来的NMOS区域则会被蚀刻掉TaN屏障层和TiN PMOS作业函数金属。

效果解说：

维护PMOS： 保证PMOS区域不受下一步蚀刻的影响。

露出NMOS： 预备NMOS区域承受特定的作业函数金属。

7. NMOS功函数金属堆积。

过程描绘：移除光刻胶并再次清洗晶圆后，使用ALD技能在NMOS区域堆积合适的功函数金属，例如钛铝氮化物（TiAlN），用于调整NMOS器材的阈值电压。

效果解说：

定制NMOS阈值电压： TiAlN等资料用于优化NMOS晶体管的功用。

8. 粘附层堆积与WCMP填充。

过程描绘：终究，堆积一层钛氮化物（TiN）作为粘附层，然后进行钨化学机械抛光（WCMP），以填充栅极沟槽。WCMP进程中，过量的钨以及其他金属层被去除，只留下坐落栅极沟槽内的HKMG结构。

效果解说：

增强粘合强度： TiN作为中间层增加了金属与下方结构之间的结合力。

准确填充： WCMP保证了栅极沟槽被充沛但不过度填充。

9. 过抛光。

过程描绘：一切其他金属层和高k介电层都会在过抛光过程中从晶圆外表去除，只留下坐落栅极沟槽内的HKMG结构。

效果解说：

铲除剩余资料： 保证终究。产品。具有杰出的电气特性和可靠性。

外表平坦： 为后续工艺供给一个滑润的作业面。

内容来源：https://postapi.nlsngoisaoviet.com/app/app-1/vin88 tv,http://chatbotjud-teste.saude.mg.gov.br/app-1/jogos-de-matematica

本文地址：http://w.21nx.com/article/94593294-52e21199736.html